FPGA LEARNING PLATFORM

Bangun laboratorium FPGA digital untuk sekolah Anda.

Satu tenant sekolah untuk Kepala Lab, Guru, dan Siswa. Guru dan Siswa dapat menggunakan workspace engineering HDL → Simulation → Build → FPGA sesuai peran dan kebijakan praktikum. Kepala Lab mengelola tenant dan laboratorium.

01School WorkspaceData guru, siswa, kelas, project, dan build terisolasi per sekolah.

02Teaching WorkflowGuru membuat kelas, praktikum, starter HDL, deadline, dan kebijakan AI.

03Student FPGA LabSiswa menulis HDL, build bitstream, memakai AI sesuai izin, lalu program board.

04Lab GovernanceKepala Lab mengelola akun, kelas, inventaris FPGA, dan monitoring aktivitas.

Tenant IsolationData antar sekolah tidak saling dapat diakses.

DAFTARKAN SEKOLAH

Buat workspace sekolah

Selesaikan tiga tahap. Akun pertama otomatis menjadi Kepala Lab.

Informasi SekolahIdentitas tenant yang akan digunakan seluruh warga sekolah.

Nama Sekolah *

NPSN Jenjang *

Provinsi * Kabupaten/Kota *

Alamat Website

Kepala LaboratoriumPengelola utama tenant sekolah dan akun internal.

Nama Lengkap * Email * NIP / Nomor Pegawai

ROLE AWALKepala Lab

Dapat mengelola Guru, Siswa, Kelas, inventaris FPGA, dan monitoring sekolah. Kepala Lab tidak menggunakan workspace praktikum siswa.

Keamanan AkunBuat password untuk akun Kepala Lab.

Password * Konfirmasi Password * Saya menyetujui penggunaan FPGA Studio untuk aktivitas pembelajaran sekolah dan bertanggung jawab atas akun yang dibuat.

WorkspaceTenant sekolah baru

AdministratorKepala Lab

Engineering WorkspaceGuru & Siswa sesuai kebijakan