Belajar, bangun, dan program FPGA dengan alur yang jelas.
Panduan sekolah, HDL, synthesis, place & route, timing, AI Assistant, dan hardware programming.
module top(...) always @(posedge clk) led <= ~led;
FPGA Studio v1.x
Temukan topik utama.
Mulai Menggunakan FPGA Studio
Alur awal dari pendaftaran sekolah sampai praktikum FPGA pertama.
Baca panduan →STABLEMendaftarkan Sekolah
Membuat tenant sekolah dan akun Kepala Lab pertama.
Baca panduan →STABLEGuru: HDL → Build → FPGA → Bagikan
Membuat project, mengujinya pada FPGA, lalu membagikan salinan aman kepada siswa.
Baca panduan →STABLEMemahami Workspace Terpandu
Panduan istilah sederhana untuk HDL, Build FPGA, Masalah, Sumber Daya, Bantuan AI, dan Koneksi FPGA.
Baca panduan →STABLEMembuat Praktikum FPGA
Panduan Guru membuat Praktikum, Assignment, starter HDL, dan policy.
Baca panduan →STABLELibrary HDL dan Manual Library
Menggunakan library official/sekolah/pribadi serta mengunggah source HDL atau ZIP secara aman.
Baca panduan →STABLEExample Project Visual FPGA
Membuat project pribadi dari contoh HDL + Wiring + Pin Mapping + Simulation.
Baca panduan →BETAWiring Canvas dan Pin Mapping
Merancang koneksi hardware pada canvas React Flow dan membuat constraint dari verified board profile.
Baca panduan →BETAVirtual Simulation dan Real Hardware
Menguji HDL melalui Verilator lalu melanjutkan ke board fisik melalui Local Agent.
Baca panduan →STABLEFPGA Build Pipeline
Memahami lint, synthesis, place & route, timing, dan bitstream.
Baca panduan →BETAAI Engineering Assistant
Chat, Generate HDL, dan Build Diagnostics dengan context project.
Baca panduan →STABLELocal Agent dan USB/JTAG
Menghubungkan browser ke board FPGA pada komputer praktikum.
Baca panduan →STABLEBuild FPGA Gagal
Menentukan apakah kegagalan terjadi pada lint, synthesis, P&R, atau timing.
Baca panduan →BETAModule FPGA dan Penilaian Proses
Mengubah Module menjadi Praktikum dan menilai proses engineering siswa dari evidence.
Baca panduan →BETALaporan Proyek Otomatis
Membuat draft dokumentasi dari evidence board, wiring, pin, HDL, simulation, Build, debugging, dan kesimpulan.
Baca panduan →BETAPrompt AI → Wiring + Pin Mapping + HDL
Menyusun proposal project dari kebutuhan natural language dengan validation gate.
Baca panduan →STABLELogin dan Registrasi dengan Google
Menghubungkan Google OpenID Connect tanpa memberikan role dari provider eksternal.
Baca panduan →BETAKurasi Icestudio dan FPGAwars
Menggunakan metadata GitHub sebagai sumber discovery dengan license gate sebelum source masuk ke Library.
Baca panduan →BETALogic Design dan Import Icestudio .ice
Susun block digital secara visual atau impor graph Icestudio tanpa membuang block yang belum dikenal.
Baca panduan →BETAFPGAwars Full Integration
Mengalirkan metadata/source yang lolos review ke Library, Logic Collection, Example, Board, Module, Toolchain, dan Agent Driver profile.
Baca panduan →BETABoard Manager dan FPGA Studio Agent Windows
Install Board Package terverifikasi dan pair Agent Windows dengan akun sekolah.
Baca panduan →Core FPGA Studio
Multi-School, HDL Editor, iCE40 Build, Local Agent, programming, dan policy praktikum.
AI Engineering Assistant
Chat, code proposal, build diagnostics, dan AI usage sesuai policy Guru.
Vendor & Simulation
AMD/Xilinx, Intel FPGA, waveform simulator, dan visual RTL.