STABLE

Guru: HDL → Build → FPGA → Bagikan

Membuat project, mengujinya pada FPGA, lalu membagikan salinan aman kepada siswa.

Project Guru

Guru membuat Proyek FPGA seperti workspace engineering biasa: tulis HDL, Build FPGA, analisis masalah/timing, lalu Program FPGA melalui USB/JTAG.

Bagikan ke siswa

Pilih kelas atau siswa tertentu. Mode salinan pribadi membuat project baru saat siswa menekan Mulai Project sehingga source Guru dan siswa lain tidak berubah.

Audit

Aktivitas project_shared, shared_project_started, build, dan programming dicatat pada Riwayat Aktivitas sekolah.

Masih mengalami masalah?

Periksa Problems dan Build Log pada project. Untuk error build, gunakan dokumentasi troubleshooting atau AI Diagnostics bila diizinkan Guru.

Buka Troubleshooting