PlatformFiturFPGA LabUntuk SekolahDokumentasiMasukDaftarkan Sekolah
Docs/AI Assistant
BETA

Prompt AI → Wiring + Pin Mapping + HDL

Menyusun proposal project dari kebutuhan natural language dengan validation gate.

Proposal terpadu

AI Project Composer dapat mengusulkan komponen, koneksi Wiring Canvas, resource pin terverifikasi, dan source HDL dalam satu proposal.

Tidak langsung diterapkan

Semua hasil melewati allowlist component, verified Board Profile, path/source validation, dan preview. Constraint PCF tidak ditulis bebas oleh AI.

Masih mengalami masalah?

Periksa Problems dan Build Log pada project. Untuk error build, gunakan dokumentasi troubleshooting atau AI Diagnostics bila diizinkan Guru.

Buka Troubleshooting