Module FPGA dan Penilaian Proses
Mengubah Module menjadi Praktikum dan menilai proses engineering siswa dari evidence.
Module bukan Project Super Admin
Super Admin menyusun template pembelajaran: tujuan, komponen, wiring, pin mapping, starter HDL, simulation scenario, instruksi, dan rubrik. Guru mengadopsi Module sebagai Praktikum; siswa baru memperoleh Project pribadi ketika memulai Assignment.
Penilaian berbasis proses
Error tidak dipotong sebagai angka mentah. Sistem melihat apakah siswa mengulang error yang sama, melakukan perubahan source yang relevan, berhasil recovery, memakai simulation, Build, dan FPGA nyata.
Keputusan Guru
Skor sistem berasal dari rule/rubrik deterministik. AI dapat merangkum evidence, tetapi nilai akademik final tetap dapat ditinjau dan disesuaikan oleh Guru.
Periksa Problems dan Build Log pada project. Untuk error build, gunakan dokumentasi troubleshooting atau AI Diagnostics bila diizinkan Guru.
Buka Troubleshooting