Virtual Simulation dan Real Hardware
Menguji HDL melalui Verilator lalu melanjutkan ke board fisik melalui Local Agent.
Virtual Hardware
Mode Virtual menjalankan source Verilog/SystemVerilog melalui Verilator untuk input/output scalar dan clock cycle terbatas. Hasil output dan waveform dikembalikan ke workspace.
Real Hardware
Mode Real Hardware menggunakan bitstream hasil Build dan Local Agent USB/JTAG. Bila project memakai Wiring Canvas, wiring harus dikonfirmasi dan Pin Mapping harus terverifikasi sebelum programming.
Batasan
React Flow adalah lapisan visual wiring. Simulasi digital dijalankan oleh runtime Verilator; mode ini bukan simulator analog/physics dan belum menggantikan verifikasi hardware fisik.
Periksa Problems dan Build Log pada project. Untuk error build, gunakan dokumentasi troubleshooting atau AI Diagnostics bila diizinkan Guru.
Buka Troubleshooting