PlatformFiturFPGA LabUntuk SekolahDokumentasiMasukDaftarkan Sekolah
Docs/Build
STABLE

Timing dan Resource Utilization

Membaca FMAX, timing, LUT, FF, dan resource hasil build.

Timing

Timing PASS menunjukkan desain memenuhi constraint yang digunakan pada build. Jika gagal, periksa critical path dan struktur combinational logic.

Resources

Gunakan metrics LUT dan FF untuk melihat penggunaan kapasitas device. Resource penuh dapat menyebabkan place & route gagal.

Masih mengalami masalah?

Periksa Problems dan Build Log pada project. Untuk error build, gunakan dokumentasi troubleshooting atau AI Diagnostics bila diizinkan Guru.

Buka Troubleshooting